FIRMA DE EXAMEN Y PARTICIPACIÓN

 



Comentarios

Publicar un comentario

Entradas populares de este blog

Sumador completo

Imagen
Sumador Completo  El sumador completo supone un circuito un poco más complejo. A diferencia del semisumador, nos permite incluir en la suma de dos bits el acarreo  de una suma anterior a través de una entrada que se llama C in , con lo que ya podremos realizar cualesquiera sumas. Según lo dicho, tendremos tres variables de entrada, a las que llamaremos A, B y la propia C in  y dos de salida: s, la suma y Cout, el acarreo de la misma (si procede). Entonces, la tabla de verdad quedará: A B C in S C out 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Una vez simplificadas las funciones e implementadas, se obtiene el siguiente circuito: library IEEE; use IEEE.STD_LOGIC_1164.ALL;   -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values --use IEEE.NUMERIC_STD.ALL;   -- Uncomment the following library declaration if instantiating -- any Xilinx primitives in this...
Leer más

SEMAFORO

Imagen
library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity semaforo is   generic(          min_cnt : integer := 0; max_cnt : integer := 25_000_001; top_cnt : integer := 25_000_000 );   port(          clk : in std_logic; reset : in std_logic; --in  in std_logic; output : out std_logic_vector(2 downto 0) ); end semaforo; architecture Behavioral of semaforo is   -- Build an enumerated type for the state machine   type state_type is (s0,s1,s2);      -- Registrer to hold the current state   signal state: state_type;   signal cnt : integer range min_cnt to max_cnt:=0;     begin   process (clk, reset)   begin        if reset = '1' then    state <= s0;   elsif (rising_edge(clk)) then      case state is      when s0 =>   if cnt = top_cnt then     stat...
Leer más

BCD

Imagen
  library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity BCD_CI is     Port ( i0 : in  STD_LOGIC;            i1 : in  STD_LOGIC;            i2 : in  STD_LOGIC;            i3 : in  STD_LOGIC;            a : out  STD_LOGIC;            b : out  STD_LOGIC;            c : out  STD_LOGIC;            d : out  STD_LOGIC;            e : out  STD_LOGIC;            f : out  STD_LOGIC;            g : out  STD_LOGIC); end BCD_CI; architecture Behavioral of BCD_CI is component COMPUERTAAND is     Port ( A : in  STD_LOGIC;            B : in  STD_LOGIC;            S...
Leer más